

over




(10) Internationale Veröffentlichungsnummer
WO 00/77960 A1

<p>(51) Internationale Patentklassifikation⁷: H04J 3/16, 3/06</p> <p>(21) Internationales Aktenzeichen: PCT/AT00/00132</p> <p>(22) Internationales Anmeldedatum: 15. Mai 2000 (15.05.2000)</p> <p>(25) Einreichungssprache: Deutsch</p> <p>(26) Veröffentlichungssprache: Deutsch</p> <p>(30) Angaben zur Priorität: A 1034/99 10. Juni 1999 (10.06.1999) AT</p> <p>(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): SIEMENS AG ÖSTERREICH [AT/AT]; Siemensstrasse 88-92, A-1210 Wien (AT).</p>	<p>(72) Erfinder; und</p> <p>(75) Erfinder/Anmelder (nur für US): STADLER, Andreas [AT/AT]; Hauslabgasse 1, A-1040 Wien (AT). HEILES, Jürgen [DE/DE]; Schaftlachstrasse 22, D-81371 München (DE). ZAPKE, Michael [DE/DE]; Forstenriederallee 37, D-81476 München (DE).</p> <p>(74) Anwalt: MATSCHNIG, Franz; Siebensterngasse 54, A-1071 Wien (AT).</p> <p>(81) Bestimmungsstaaten (national): AU, BR, CN, US.</p> <p>(84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).</p> <p>Veröffentlicht: — Mit internationalem Recherchenbericht.</p>
--	---

[Fortsetzung auf der nächsten Seite]

1
 2
 3
 4
 5
 6
 7
 8
 9
 10
 11
 12
 13
 14
 15
 16
 17
 18
 19
 20
 21
 22
 23
 24
 25
 26
 27
 28
 29
 30
 31
 32
 33
 34
 35
 36
 37
 38
 39
 40
 41
 42
 43
 44
 45
 46
 47
 48
 49
 50
 51
 52
 53
 54
 55
 56
 57
 58
 59
 60
 61
 62
 63
 64
 65
 66
 67
 68
 69
 70
 71
 72
 73
 74
 75
 76
 77
 78
 79
 80
 81
 82
 83
 84
 85
 86
 87
 88
 89
 90
 91
 92
 93
 94
 95
 96
 97
 98
 99
 100
 101
 102
 103
 104
 105
 106
 107
 108
 109
 110
 111
 112
 113
 114
 115
 116
 117
 118
 119
 120
 121
 122
 123
 124
 125
 126
 127
 128
 129
 130
 131
 132
 133
 134
 135
 136
 137
 138
 139
 140
 141
 142
 143
 144
 145
 146
 147
 148
 149
 150
 151
 152
 153
 154
 155
 156
 157
 158
 159
 160
 161
 162
 163
 164
 165
 166
 167
 168
 169
 170
 171
 172
 173
 174
 175
 176
 177
 178
 179
 180
 181
 182
 183
 184
 185
 186
 187
 188
 189
 190
 191
 192
 193
 194
 195
 196
 197
 198
 199
 200
 201
 202
 203
 204
 205
 206
 207
 208
 209
 210
 211
 212
 213
 214
 215
 216
 217
 218
 219
 220
 221
 222
 223
 224
 225
 226
 227
 228
 229
 230
 231
 232
 233
 234
 235
 236
 237
 238
 239
 240
 241
 242
 243
 244
 245
 246
 247
 248
 249
 250
 251
 252
 253
 254
 255
 256
 257
 258
 259
 260
 261
 262
 263
 264
 265
 266
 267
 268
 269
 270
 271
 272
 273
 274
 275
 276
 277
 278
 279
 280
 281
 282
 283
 284
 285
 286
 287
 288
 289
 290
 291
 292
 293
 294
 295
 296
 297
 298
 299
 300
 301
 302
 303
 304
 305
 306
 307
 308
 309
 310
 311
 312
 313
 314
 315
 316
 317
 318
 319
 320
 321
 322
 323
 324
 325
 326
 327
 328
 329
 330
 331
 332
 333
 334
 335
 336
 337
 338
 339
 340
 341
 342
 343
 344
 345
 346
 347
 348
 349
 350
 351
 352
 353
 354
 355
 356
 357
 358
 359
 360
 361
 362
 363
 364
 365
 366
 367
 368
 369
 370
 371
 372
 373
 374
 375
 376
 377
 378
 379
 380
 381
 382
 383
 384
 385
 386
 387
 388
 389
 390
 391
 392
 393
 394
 395
 396
 397
 398
 399
 400
 401
 402
 403
 404
 405
 406
 407
 408
 409
 410
 411
 412
 413
 414
 415
 416
 417
 418
 419
 420
 421
 422
 423
 424
 425
 426
 427
 428
 429
 430
 431
 432
 433
 434
 435
 436
 437
 438
 439
 440
 441
 442
 443
 444
 445
 446
 447
 448
 449
 450
 451
 452
 453
 454
 455
 456
 457
 458
 459
 460
 461
 462
 463
 464
 465
 466
 467
 468
 469
 470
 471
 472
 473
 474
 475
 476
 477
 478
 479
 480
 481
 482
 483
 484
 485
 486
 487
 488
 489
 490
 491
 492
 493
 494
 495
 496
 497
 498
 499
 500
 501
 502
 503
 504
 505
 506
 507
 508
 509
 510
 511
 512
 513
 514
 515
 516
 517
 518
 519
 520
 521
 522
 523
 524
 525

(54) Bezeichnung: VERFAHREN UND VORRICHTUNG ZUM UMWANDELN VIRTUELL VERKETTETER DATENSTRÖME IN KONTINGENT VERKETTETE



(57) Abstract: The invention relates to a method and to a device for converting virtually concatenated data streams into contiguously concatenated data streams. The data are transmitted in containers and N containers are combined in one multiframe. The virtually concatenated data streams consist of X partial streams/channels. Every container that is allocated to the same location in the multiframe is identified by evaluating a multiframe indicator of the container. The time-shift of said identified containers of the partial data streams with respect to one another is measured. If such a time-shift is detected, only the leading containers are delayed in such a manner that a time-wise alignment of all containers is achieved. Every channel (KA1, KA2,...) is correlated with a pointer interpreter (PI1, PI2), followed by an flexible memory (ES1, ES2) and a pointer generator (PG1, PG2). The pointer generators are inter-synchronized and every pointer generator is equipped to control the read-out of the flexible memory that pertains to its channel. A channel that is selected as the master channel (KA1) is provided with an overhead inserter (OI1).

[Fortsetzung auf der nächsten Seite]

WO 00/77960 A1



Zur Erklärung der Zweibuchstaben-Codes, und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

(57) Zusammenfassung: Ein Verfahren und eine Vorrichtung zum Umwandeln von virtuell in kontingent verkettete Datenströme, wobei die Daten in Containern übertragen werden und N Container zu einem Multiframe zusammengefasst sind, die virtuell verketteten Datenströme aus X Teilströmen/Kanälen bestehen, wobei je der gleichen Stelle in dem Multiframe zugeordnete Container durch Auswerten eines Multiframe-Indikators des Containers identifiziert werden, die zeitliche Verschiebung dieser identifizierten Container der Teilströme gegeneinander gemessen wird, und bei Vorliegen einer Verschiebung ausschliesslich voreilende Container so verzögert werden, dass eine zeitliche Ausrichtung sämtlicher Container sichergestellt ist. Dabei sind jedem Kanal (KA1, KA2,...) ein Pointer-Interpreter (PI1, PI2), darauf folgend ein elastischer Speicher (ES1, ES2) und ein Pointer-Generator (PG1, PG2) zugeordnet, die Pointer-Generatoren sind untereinander synchronisiert, und jeder Pointer-Generator ist zur Steuerung des Auslesens des seinem Kanal zugehörigen elastischen Speichers eingerichtet, und in einem als Master-Kanal (KA1) ausgewählten Kanal ist ein Overhead-Einsetzer (OI1) vorgesehen.

**VERFAHREN UND VORRICHTUNG ZUM UMWANDELN VIRTUELL VERKETTETER
DATENSTRÖME IN KONTINGENT VERKETTETE**

Die Erfindung bezieht sich auf ein Verfahren zum Umwandeln virtuell verketteter Datenströme in aufeinanderfolgende (continuous) verkettete Datenströme, wobei die Daten in in Impulsrahmen eingefügten Containern übertragen werden, eine Folge von N Containern zu einem Multiframe zusammengefasst ist, jeder Container mit einem Multiframe-Indikator betreffend seine zeitliche Lage innerhalb des Multiframe versehen ist, und die virtuell verketteten Datenströme aus X Teilströmen/Kanälen bestehen.

Ebenso bezieht sich die Erfindung auf eine Vorrichtung zur Durchführung dieses Verfahrens.

Bei der Übertragung von Signalen in Systemen des SDH-Typs (Synchron-Digitale Hierarchie) werden digitale Signale in sogenannte „Container“ eingefügt. Nähere Einzelheiten hierzu sind dem Fachmann bekannt und gehen beispielsweise aus der ITU-Recommendation G.707, hervor.

Zur Erhöhung der möglichen Datenrate werden Signale auf mehrere Container aufgeteilt, die miteinander verkettet sind. Diese verketteten Container können in einem gemeinsamen Übertragungsrahmen entsprechender Kapazität übertragen werden.

Zur Verkettung von Containern werden zwei Verfahren verwendet nämlich die aufeinanderfolgende (contiguous) und die virtuelle Verkettung. Beide Verfahren liefern eine aufeinanderfolgende verkettete Bandbreite, die zu der Anzahl X der miteinander verketteten Container und zu der Containergröße proportional ist. Der Unterschied liegt in dem Transport zwischen den Abschlüssen des Transportpfades. Bei der aufeinanderfolgenden Verkettung bleibt die zeitliche Kopplung der Container über den gesamten Transportweg erhalten, wogegen bei virtueller Verkettung das Gesamtsignal in individuelle virtuelle Container aufgeteilt wird, diese einzelnen Container unabhängig transportiert und am Endpunkt der Übertragung wieder zu dem Gesamtsignal rekombiniert werden. Bei virtueller Verkettung werden verkettungsspezifische Einrichtungen lediglich an den Enden des Übertragungspfades benötigt, wogegen bei aufeinanderfolgender Verkettung entsprechende Einrichtungen im allgemeinen bei jedem Netzelement vorhanden sein müssen.

Die Anfangsbytes der Container werden durch sogenannte „Pointer“ angegeben, die an vorbestimmten Stellen des Pulsrahmens sitzen. Die Pointer haben damit auch eine fixe Lage zu dem im Übertragungspulsrahmen enthaltenen Rahmenkennwort und geben mit einer Zahl, z. B. zwischen 0 und 782, den Abstand des Containerbeginns von dem Pointer an.

Bei der virtuellen Verkettung wird sendeseitig der jeweilige Pointerwert für jeden Container eingesetzt, doch können bei der Übertragung unterschiedliche Laufzeiten der (Sub)Container, die beispielsweise durch im Übertragungsweg liegende Netzelemente verursacht werden, auftreten. Am Ende der virtuell verketteten Übertragung werden solche Laufzeitdifferenzen ausgeglichen. Dies ist bei Verkettung von Untersystemeinheiten für Bitraten einer Zwischenhierarchiestufe in der EP 0 429 888 B1 beschrieben.

Demgegenüber liegt der Erfindung die Aufgabe zugrunde, eine Möglichkeit zur Umwandlung virtuell verketteter in aufeinanderfolgende (contiguous) verkettete Container anzugeben, welche die genannten Laufzeitdifferenzen berücksichtigt.

Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass je der gleichen Stelle in dem Multiframe zugeordnete Container durch Auswerten des Multiframe-Indikators identifiziert werden, die zeitliche Verschiebung dieser identifizierten einzelnen Container der Teildatenströme gegeneinander gemessen wird, bei Vorliegen einer Verschiebung ausschließlich voreilende Container je um Zeiten verzögert werden, welche eine zeitliche Ausrichtung sämtlicher Container sicherstellen, sowie in jedem Kanal Füllstände von Pufferspeichern mit Schwellenwerten verglichen werden und in Abhängigkeit davon kanalindividuelle Stopfindikatoren erzeugt werden und Stopfoperationen unter Berücksichtigung der Stopfindikatoren aller Kanäle erfolgen.

Die Erfindung bietet den Vorteil, dass sich eine automatische Anpassung an unterschiedliche Laufzeitdifferenzen bei minimaler Verzögerung durchführen lässt. Die Erfindung erlaubt weiters eine einfache Konfigurierbarkeit der entsprechenden Vorrichtung für unterschiedliche Verkettungsbreiten bzw. für unverkettete Signale, wobei eine modulare Struktur anwendbar ist, bei welcher der Informationsaustausch zwischen den Modulen bzw. Kanälen gering gehalten werden kann. Die Kommunikation zwischen den Kanälen ist dabei von den Datenströmen zeitlich entkoppelt, was eine Nutzung der Kommunikationssignale für zusätzliche verkettete Signale und für weitere, hier nicht im Vordergrund stehende Aufgaben erlaubt.

Die gestellte Aufgabe wird weiters mit einer Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens gelöst, bei welcher erfindungsgemäß jedem Kanal ein Pointer-Interpreter, darauf folgend ein elastischer Speicher und ein Pointer-Generator zugeordnet ist,

die Pointer-Generatoren untereinander synchronisiert sind, und jeder Pointer-Generator zur Steuerung des Auslesens des seinem Kanal zugehörigen elastischen Speichers eingerichtet ist, in einem als Master-Kanal ausgewählten Kanal ein Overhead-Einsetzer vorgesehen ist, welchem die Ausgangsdaten von den elastischen Speichern nachgeordneten Overhead-Extraktoren zugeführt sind, und die elastischen Speicher zur Verzögerung bzw. zeitlichen Ausrichtung sämtlicher Container eingerichtet sind.

Andere zweckmäßige Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen 2 bis 15 und 17 und 18 gekennzeichnet.

Die Erfindung samt weiterer Vorteile ist im folgenden unter Bezugnahme auf die Zeichnung näher erläutert, in welcher zeigen

- Fig. 1 einen VC-4-Xc-Container gemäß der Recommendation G.707,
- Fig. 2 die Zusammensetzung bzw. Abbildung eines VC-4-Xc-Containers aus einzelnen virtuell verketteten Subcontainern VC-4,
- Fig. 3 in einem schematischen Blockschaltbild eine Vorrichtung nach der Erfindung,
- Fig. 4 eine symbolische Darstellung verschiedener Füllstände der elastischen Speicher bei einer ersten Variante der Erfindung,
- Fig. 5 eine Darstellung gemäß Fig. 4 für eine zweite Variante der Erfindung, und
- Fig. 6a bzw. b die Folge der zur Synchronisierung ausgetauschten Stopfindikatoren (Stuffindications) und der generierten Pointer bei Negativstopfen für die zweite Variante der Erfindung.

Vor der Erläuterung eines Ausführungsbeispiels der Erfindung soll zunächst die Struktur der in der Synchronen Digitalen Hierarchie, kurz SDH genannt, verwendeten Daten bzw. Datenflüsse erörtert werden, wobei die Erfindung allerdings nicht auf ein bestimmtes System bzw. eine bestimmte Norm beschränkt sein soll. Beispielsweise kann die Erfindung ebenso in dem SONET-System (= Synchronous Optical Network) eingesetzt werden.

Die im folgenden verwendeten Begriffe und Abkürzungen sind beispielsweise in der ITU-Recommendation G.707 von 03/96 im Detail dargestellt, und es werden standardisierte Container des Typs VC-4-Xc betrachtet. Die Struktur eines solchen Containers ist in Fig. 1

dargestellt, und in Fig. 2 ist die virtuelle Verkettung von X (Sub)Containern des Typs VC-4 im Zusammenhang mit einem VC-4-Xc-Container gezeigt.

Für die aufeinanderfolgende (contiguous, hier kurz auch „kontingente“) Verkettung von beispielsweise vier oder sechzehn VC-4-Containern ist vorgesehen, dass ein VC-4-Xc-Container einen Payload-Bereich von X Containern-4, wie in Fig. 1 gezeigt, bildet. Ein gemeinsamer Satz von Payload-Overheads ist in der ersten Spalte angeordnet und für den gesamten VC-4-Xc-Container verwendet. Beispielsweise erfasst die hier verwendete Paritätsbildung BIP-8 („Bit Interleaved Parity“) alle $261 \cdot X$ Spalten des VC-4-Xc-Containers. Die Spalten 2 bis X sind feste Füllbits bzw. Bytes und können aus lauter „0“ bestehen.

Der VC-4-Xc Container wird in X kontingenten AU-4, sogenannten „Administrative Units“, in einem STM-N Signal transportiert (STM wird als Abkürzung für Synchronous Transport Module verwendet). Die erste Spalte des VC-4-Xc-Containers befindet sich immer in der ersten AU-4. Der Pointer dieser ersten AU-4 bezeichnet die Lage des Startbytes des VC-4-Xc-Containers. Die Pointer der AU-4 Nr. 2 bis X werden auf eine Verkettungsindikation gesetzt, um die kontingent verkettete Payload anzuzeigen. Die Pointeroperationen werden für alle X-verketteten AU-4 durchgeführt, und $X \cdot 3$ Stopfbytes werden verwendet. Ein VC-4-Xc-Container bietet eine Payload-Kapazität von 599 040 kbit/s für $X = 4$, und 2 396 160 kbit/s für $X = 16$.

Bei der virtuellen Verkettung von X VC-4 Containern bietet ein VC-4-Xv, wobei „v“ für „virtuell“ steht, einen Payload-Bereich von X Containern-4, wie in Fig. 2 gezeigt. Der kontingent verkettete Container wird auf X individuelle VC-4 Container abgebildet, welche den VC-4-Xv bilden. Jeder VC-4 besitzt seinen „eigenen“ Path-Overhead. Das Overhead-Byte H4 wird als spezifischer Sequenz- und Multiframe-Indikator der virtuellen Verkettung verwendet. Der auf dem Fachgebiet eingeführte Begriff „Multiframe“ wird hier für „Übereinheit“ verwendet.

Jeder VC-4 der VC-4-Xv wird individuell durch das Netzwerk transportiert. Aufgrund des individuellen Transportes kann sich die Sequenz und die zeitliche Ausrichtung der VC-4-Container ändern. Am Abschluss des Pfades müssen die einzelnen VC-4-Container wieder zurückgeordnet und ausgerichtet werden, um den kontingent verketteten Container wiederherzustellen. Zur Überwachung der korrekten Sequenz wird der Sequenzindikator in dem H4-Byte verwendet. Der Sequenzindikator nummeriert die einzelnen VC-4-Container des VC-4-Xv von 0 bis $(X - 1)$. Für die Wiederausrichtung werden der Multiframe-Indikator in dem H4-Byte und die Pointer-Werte der einzelnen VC-4-Container verwendet. Ein 4-Bit Multiframe-Indikator schafft einen 16-rahmigen Multiframe.

Es wird nun auf Fig. 3 bezug genommen, welche eine erfindungsgemäße Vorrichtung zur Umwandlung virtuell verketteter, in mehreren Kanälen KA1, KA2, KA3 eintreffender Teildatenströme in kontingent verkettete Datenströme darstellt. Jeder dieser Kanäle entspricht einem Zeitschlitz des Ausgangssignals - einer Spalte des Ausgangspulsrahmens - und dient zum Transport eines VC-4-Containers. Die Umwandlung wird für eine VC-4-Verkettung beschrieben, ist jedoch in gleicher Weise auch auf andere Container anwendbar. Die Datenströme gelangen zunächst in jedem Kanal in einen Pointer-Interpreter PI1, PI2, wobei sie beispielsweise von einem anderen Netzelement des Übertragungssystems einlangen, und gegebenenfalls ein Koppelfeld KOP vorgeschaltet sein kann. Jeder Pointer-Interpreter PI1, PI2 kann auch einen Multiframe-Zähler MFZ enthalten, auf den später noch zurückgekommen wird. Es werden insgesamt X unabhängige Kanäle verwendet, wobei in der Abbildung der Einfachheit halber nur zwei Kanäle gezeichnet und ein dritter Kanal angedeutet sind. Wesentlich ist die Anordnung eines elastischen Speichers ES1, ES2 für jeden Kanal und ebenso eines Pointer-Generators PG1, PG2 in jedem Kanal, wobei diese lokalen Pointer-Generatoren untereinander synchronisiert sind. Jeder Pointer-Generator steuert dabei das Auslesen aus dem ihm zugeordneten elastischen Speicher.

Einer der Kanäle, hier der Kanal KA1 wird als Master-Kanal ausgewählt, und in diesem Kanal werden die Ausgangsdaten des elastischen Speichers einem Pointer-Generator PG1 und einem Overhead-Einsetzer OI 1 für die Payload zugeführt. In den restlichen Kanälen KA2, KA3 ... sind die Ausgangsdaten der jeweiligen elastischen Speicher einem Overhead-Extraktor OE1, OE2 für die Payload zugeführt, und zwischen dem Overhead-Einsetzer OI1 und dem Overhead-Extraktor OE2 bzw. den anderen Extraktoren ist ein Datenaustausch vorgesehen. Der Master-Kanal KA1 setzt den Pointer in das abgehende STM-Signal ein, wogegen die anderen Kanäle, die auch als „Slaves“ bezeichnet werden können, die Verkettungsindikation einsetzen (Concatenation Indication). Der Path-Overhead POH der VC-4-Xc-Container wird nach erfolgter Synchronisation der Payload aus dem POH des VC-4-Xv-Containers generiert.

Der hier verwendete Pointer-Buffer ES1, ES2 ist ein FIFO-Speicher für die VC-4-Payload und/oder den Path-Overhead, wobei das Einschreiben in den Speicher und das Auslesen aus dem Speicher mit voneinander unabhängiger SDH-Rahmenlage erfolgt.

Das Einschreiben in den Pointer-Buffer ES1, ES2 erfolgt unter Auswertung der zu den einzelnen Subcontainern VC-4 des VC-Xv gehörigen AU-4 Pointers (AU-4 = Administrative Unit Level 4 gemäß G.707) für jeden VC-4 Kanal individuell, das Auslesen dieser Daten für alle Kanäle synchron entsprechend dem generierten AU-4-Xc-Pointer.

Solange sich der Gesamtpointergenerator des VC-4-Xc-Containers in der Einsynchronisierungsphase befindet, setzt jeder lokale Pufferspeicher ES1, ES2 mit Erhalt eines Pointerwerts P_{min} , der kleiner als sein eigener Pointerwert P ist, seinen Lesezeiger RP um die Differenz zwischen seinem eigenen und dem erhaltenen Pointerwert zurück. Dabei ist natürlich die Zyklizität der Pointerwerte zu beachten.

$$RP_{new} = RP_{old} - (P - P_{min})$$

Dadurch wird seine Verzögerungszeit sprunghaft erhöht. Innerhalb eines STM-Rahmens nach Empfang der ersten H4-Kennung ist dieser Einsynchronisiervorgang beendet. Der Pufferspeicher des Kanals, der sein H4-Byte als letztes erhalten hat, besitzt die durch Stellen der Schreib- und Lesezeiger mit dem Signal SF eingestellte Minimalverzögerung, alle anderen eine Zusatzverzögerung, die dem Vorlauf des VC-4 an ihrem Eingang entspricht.

Alignment- und Sequenzkontrolle

Reicht die Pufferspeichertiefe zum Ausgleich der VC-4-Laufzeitdifferenzen nicht aus, so erkennt ein Kanal KA1, KA2 einen Überlauf seines Pufferspeichers ES1, ES2 (die Schreibadresse hat die Leseadresse eingeholt oder überholt). Der Kanal meldet „Loss of Alignment“ LOA allen anderen Kanälen, die Gesamtheit der Pointergeneratoren PG1, PG2 erzeugt ein AIS-Signal und beginnt mit einem neuen Einsynchronisationsvorgang.

Die Sequence Indicators der einzelnen Kanäle werden gegen Bitfehler gefiltert. Stimmen z. B. mehrere Sequence Indicators in Folge nicht mit dem aus der Kanalnummer bestimmten Sequence Indicator überein, gibt der Kanal eine SQM-Meldung an alle anderen Kanäle, und alle Kanäle generieren gemeinsam ein AIS-Signal. Die gefilterten Sequence Indicators der einzelnen Kanäle können gelesen werden, damit bei diesbezüglichen Fehlern SQM (= Sequence Mismatch) ein Neu-Zuordnen der Kanäle im Koppelfeld KOP erfolgen kann. Zusätzlich zu oder statt den Sequenzindikatoren können auch sogenannte „Path Traces“ gelesen und ausgewertet werden, um ein vorgelagertes Koppelfeld zu steuern. Path Traces dienen zur Identifizierung des Verbindungspfades, werden durch eine Folge von J1-Bytes übertragen, und sind in der ITU-Recommendation G.707 definiert.

Synchronisierung der Pointer-Operationen

Methode 1

Jeder lokale Pufferspeicher ES1, ES2 berechnet seinen aktuellen Füllstandswert, z. B. durch Mittelung über eine STM-Zeile und überwacht das Überschreiten der Schwelle I_3 sowie das

Unterschreiten der Schwellen l_1 und l_2 (siehe Fig. 4). Dabei ist die untere Schwelle l_1 gleich der Summe aus Mindestverzögerung $d_{ES,min}$, Dauer der SOH-Lücke t_{SOH} , Dauer der Positivstopfbytes t_{H3+} und maximaler Skew zwischen dem Pufferspeichereingangstakt t_0 und seinem Ausgangstakt t_0s : $l_1 = d_{ES,min} + 3 + 1 + t_s$. (Die Angabe erfolgt hier in Tripelbytes, wie sie per Pointer adressiert werden.) Stimmt der Rahmenstart an beiden Seiten des Pointer-Buffers überein, braucht die SOH-Lückendauer nicht berücksichtigt werden.

Eine Mindestverzögerung $d_{ES,min} > 0$ ist von Vorteil, um eine etwaige Verzögerung des POH gegenüber der Payload auszugleichen, die durch eine zum Austausch des POH zwischen den VC-4-Kanälen eines verketteten VC-4 erforderliche Inter-ASIC-Kommunikation bedingt sein kann.

Für die Schwelle l_2 gilt

$$l_2 = l_1 + h + t_s$$

Die obere Stopfschwelle l_3 wird dynamisch bestimmt. Bei jedem Einsynchronisieren wird sie auf

$$l_3 = l_1 + P_{max} - P_{min} + h + t_s$$

$P_{max} - P_{min}$ Differenz aus maximalem und minimalem Pointerwert während des Einsynchronisierens

oder auf

$$l_3 = d_{ES,max} - 4 - t_s$$

gesetzt, je nachdem welcher Wert kleiner ist. Die Differenz $P_{max} - P_{min}$ wird von jedem Kanal KA1, KA2 selbständig mittels der zu Verfügung stehenden Pointerwerte aller Kanäle gebildet.

Der Pointergenerator PG1, PG2 jedes Kanals KA1, KA2 teilt einen von vier möglichen Zuständen allen anderen Kanälen mit. Diese Zustände sind:

- PST („positive stuffing“): der eigene Kanal unterschreitet die Schwelle l_1 (Füllstand $f < l_1$),
- LINC („limit increment“): der eigene Kanal unterschreitet die Schwelle l_1 nicht, unterschreitet aber Schwelle l_2 ($l_1 \leq f < l_2$),
- LDEC („limit decrement“): der eigene Kanal unterschreitet weder die Schwelle l_2 , noch wird die Schwelle l_3 überschritten ($l_2 \leq f \leq l_3$),

- NST („negative stuffing“): der eigene Kanal überschreitet die Schwelle I_3 ($f > I_3$).

Bei PST von mindestens einem Kanal wird nach Einhaltung des Mindeststopfabstands von drei Rahmen in allen Kanälen positiv gestopft. Bei NST von mindestens einem Kanal und LDEC von allen anderen wird nach Einhaltung des Mindeststopfabstands von drei Rahmen in allen Kanälen negativ gestopft. Bei NST von mindestens einem Kanal, mindestens einem LINC von einem anderen und LDEC von den restlichen Kanälen wird im nächsten Rahmen die Schwelle I_3 inkrementiert. Bei LDEC von allen Kanälen wird im nächsten Rahmen die Schwelle I_3 dekrementiert.

Die Auswertung der Schwellenbezüge und der signalisierten Zustände erfolgt in allen lokalen Pointergeneratoren PG1, PG2 simultan, beispielsweise mit dem H1-Byte.

In Fig. 4 sind symbolisch sechs mögliche Situationen in dem Pufferspeicher ES1, ES2 dargestellt:

- 1) Im eingeschwungenen Zustand sind keine Stopfoperationen und keine Schwellenanpassung notwendig. Mindestens ein Kanal meldet LINC, die restlichen LDEC.
- 2) Die Pufferspeicherverzögerung für den - am Pufferspeichereingang gesehen - schnellsten VC-4 überschreitet die Schwelle I_3 (Meldung NST), langsamster VC-4 unterschreitet die Schwelle I_2 (Meldung LINC): die Schwelle I_3 wird im nächsten Rahmen von allen Kanälen inkrementiert.
- 3) Die Pufferspeicherverzögerung aller Kanäle liegt zwischen I_2 und I_3 . Alle Kanäle melden LDEC und dekrementieren die Schwelle I_3 im nächsten Rahmen.
- 4) Die Pufferspeicherverzögerung für den langsamsten VC-4 unterschreitet die Schwelle I_1 (Meldung PST), die restlichen Kanäle melden LINC, LDEC oder NST. Die Verzögerung muss für alle Kanäle erhöht werden. Es erfolgt ein Positivstopfen aller Kanäle in einem der nächsten Rahmen, sobald der minimale Stopfabstand eingehalten ist.
- 5) Die Pufferspeicherverzögerung überschreitet zumindest für den schnellsten VC-4 die Schwelle I_3 (Meldung NST) alle anderen Verzögerungen sind $\geq I_2$ (melden LDEC). Die Verzögerung muss für alle Kanäle verringert werden. Es erfolgt ein Negativstopfen aller Kanäle in einem der nächsten Rahmen, sobald der minimale Stopfabstand eingehalten ist.
- 6) Die Differenz zwischen den Laufzeiten der VC-4 des VC-4-Xv überschreitet den maximal ausgleichbaren Wert. Mindestens ein Kanal signalisiert LOA (= Loss of Alignment). Eine Neusynchronisation wird ausgelöst und AU-AIS in das abgehende Signal eingesetzt.

Methode 2

Jeder lokale Pufferspeicher ES1, ES2 berechnet - z. B. durch Mittelung über eine STM-Zeile - seinen aktuellen Füllstandswert und überwacht das Überschreiten der Schwelle l_2 sowie das Unterschreiten der Schwelle l_1 . Dabei ist - vgl. Methode 1 - die untere Schwelle l_1 gleich der Summe aus Pufferspeichermindestverzögerung $d_{ES,min}$, SOH-Lückendauer, Dauer der SOH-Stopfbytes und maximaler Skew t_s zwischen dem Pufferspeichereingangstakt t_0 und seinem Ausgangstakt t_0_s :

$$l_1 = d_{ES,min} + 3 + l + t_s$$

Für die obere Schwelle l_2 gilt

$$l_2 = l_1 + h + t_s$$

Der Pointergenerator PG1, PG2 jedes Kanals KA1, KA2 teilt einen von vier möglichen Zuständen allen anderen Kanälen mit. Diese Zustände sind

- PST: wird nach zwei Rahmen mit Normal-Pointern eingenommen, wenn der eigene Kanal die Schwelle l_1 unterschreitet,
- NST: wird nach zwei Rahmen mit Normal-Pointern eingenommen, wenn alle Kanäle im vorangegangenen Rahmen HIGH signalisiert hatten und der eigene Kanal die Schwelle l_2 überschreitet,
- HIGH: eigener Kanal überschreitet die Schwelle l_2 , aber die Bedingung für NST ist nicht erfüllt,
- NOP: in allen restlichen Fällen. Der lokale Pointer-Generator hat keinen Bedarf an Pointer-Operationen, und es sind keine Aktionen der anderen Pointer-Generatoren erforderlich (NOP = no operation).

Bei PST von mindestens einem Kanal wird im nächsten Rahmen in allen Kanälen positiv gestopft. Bei NST von einem Kanal wird im nächsten Rahmen in allen Kanälen negativ gestopft.

Die Auswertung der Schwellenbezüge und der signalisierten Zustände erfolgt in allen lokalen Pointergeneratoren simultan, beispielsweise mit dem H1-Byte.

In Fig. 5 sind symbolisch vier mögliche Situationen im Pufferspeicher ES1, ES2 dargestellt:

18. Vorrichtung nach Anspruch 16 oder 17, dadurch gekennzeichnet, dass zur zeitlichen Ausrichtung der Teildatenströme in den Pointer-Interpretern (PI1, PI2) Multiframe-Zähler (MFZ) vorgesehen sind, die von den Multiframe-Indikatoren der Eingangsdatenströme bitfehlertolerant synchronisiert sind.

1/3




Fig. 1




Fig. 2

2/3




Fig. 3

3/3




Fig. 4




Fig. 5




Fig. 6a




Fig. 6b

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen

PCT/AT 00/00132

C.(Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
A	<p>US 5 257 261 A (PARRUCK BIDYUT ET AL) 26. Oktober 1993 (1993-10-26) Spalte 1, Zeile 14-19 Spalte 5, Zeile 35-45 Spalte 9, Zeile 24 -Spalte 10, Zeile 38 Spalte 11, Zeile 37 -Spalte 12, Zeile 33 Spalte 14, Zeile 1-37</p>	1-18

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/AT 00/00132

Im Recherchenbericht angeführtes Patentedokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
US 5461622 A	24-10-1995	KEINE	
EP 0901306 A	10-03-1999	AU 8314998 A	18-03-1999
		GB 2330273 A	14-04-1999
		JP 11154922 A	08-06-1999
		NO 984061 A	08-03-1999
US 5257261 A	26-10-1993	US 5142529 A	25-08-1992
		US 5331641 A	19-07-1994
		CA 2088156 A	28-01-1992
		DE 69131139 D	20-05-1999
		DE 69131139 T	09-12-1999
		EP 0559649 A	15-09-1993
		ES 2134779 T	16-10-1999
		WO 9202999 A	20-02-1992
		CA 2130473 A	16-09-1993
		IL 104990 A	18-06-1996
		IL 113710 A	31-10-1996
		JP 7506944 T	27-07-1995
		WO 9318595 A	16-09-1993